技術中心
減少無法加工的風險，解密生產制造，了解行業規范和術語，提升行業技能
PCB設計進階：PCB設計信號完整性的修煉如果你發現，以前低速時代積累的設計經驗現在似乎都不靈了，同樣的設計，以前沒問題，可是現在卻無法工作，那么恭喜你，你碰到了硬件設計中最核心的問題：信號完整性...
2014-09-29
9547- 利用 Cadence Allegro PCB 高速電路有兩個方面的含義， 一是頻率高， 通常認為數字電路的頻率達到或是超45MHZ至50MHZ，而且工作在這個頻率之上的電路已經占到了整個系統的三分之一，就稱為高速電路；二是從信號的上升與下降時間考慮，當信號的上升時小于6倍信號傳輸延時時即認為信號是高速信號2014-09-2614989
PCB信號完整性分析與設計(碩士學位論文)串擾是信號線間的耦合，是由信號線之間的互感和互容引起的噪聲。串擾耦合通常可分為兩種，即公共阻抗耦合和電磁場耦合。公共阻抗耦合是因為不同信號共用公共返回路徑引起的，這種耦合通常在低頻時起決定作用...2014-09-2610762
EMI/EMC設計秘籍——電子產品設計工程師必一、EMC 工程師必須具備的八大技能;二、EMC 常用元件三;、EMI/EMC 設計經典85問;四、EMC 專用名詞大全;五、產品內部的 EMC 設計技巧;六、電磁干擾的屏蔽方法;七、電磁兼容(EMC)設計如何融入產品研發流程...2014-09-268541- 高速電路設計之阻抗控制與阻抗計算組件自身可以顯示特性阻抗，因此必須選擇PC B跡線阻抗來匹配使用中的所有邏輯系列的特性阻抗（對于 CMOS 和TTL，特性阻抗的范圍是 50 到 110 歐姆）。為了最好地將信號從源傳送到負載，跡線阻抗必須匹配發送設備的輸出阻抗和接收設備的輸入阻抗...2014-09-269067
