久久爱综合_国产中文_日韩成人小视频_久久久久国产精品一区三寸_天天干精品_日韩av一区二区在线观看

要解決信號完整性問題，最好有多個工具分析系統性能。如果在信號路徑中有一個A/D轉換器，那么當評估電路性能時，很容易發現三個基本問題：所有這三種方法都評估轉換過程，以及轉換過程與PCB設計布線及電路其它部分的交互作用。三個關注的方面涉及到頻域分析、時域分析和直流分析技術的使用。本文將探討如何使用這些工具來確定與電路PCB設計布線有關問題的根源。我們將研究如何決定找什么；到哪里找；如何通過測試檢驗問題；以及如何解決發現的問題等。

　　電源噪聲

　　電路應用中的常見干擾源來自電源，這種干擾信號通常通過有源器件的電源引腳引入。例如，A/D轉換器輸出的時序圖。A/D轉換器的采樣速度是40ksps，進行了4096次采樣。

　　在此例中，儀表放大器、參考電壓源和A/D轉換器上沒有加旁路電容。另外，電路的輸入都是以一個低噪聲、2.5V的直流電壓源作為基準。

　　對電路的深入研究表明，時序圖上看到的噪聲源來自于開關電源。電路中添加了旁路電容和扼流環。電源上加了一個10mF的電容，并且在盡可能靠近有源元件的電源引腳旁放置了三個0.1mF的電容。在產生的新時序圖上可以看到，產生了穩定的直流輸出，柱狀圖可驗證這一點。數據顯示，電路的這些更改消除了來自電路信號路徑的噪聲源。

　　造成干擾的外部時鐘

　　其它系統噪聲源可能來自時鐘源或電路中的數字開關。如果這種噪聲與轉換過程有關，它不會作為轉換過程中的干擾出現。但是，如果這種噪聲與轉換過程無關，采用FFT(快速傅立葉變換)分析，可以很容易發現這種噪聲。

　　時鐘信號干擾的示例可參見FFT圖。此圖使用了電路，并添加了旁路電容。在圖4所示的FFT圖中看到的激勵，由電路板上的 19.84MHz時鐘信號產生。在此例中，PCB設計布線時幾乎沒有考慮走線之間的耦合作用，在FFT圖中可以看到忽略此細節的結果。

　　這個問題可以通過修改PCB設計布線來解決，將高阻抗模擬走線遠離數字開關走線；或者在模擬信號路徑中，在A/D轉換器之前加抗混疊濾波器。走線之間的隨機耦合在某種程度上更難以發現，在這種情況下，時域分析可能比較有效。

　　放大器使用不恰當

　　回到電路，在儀表放大器的正相輸入端施加一個1kHz的交流信號。此信號不是壓力傳感的特性，但是可以采用這個示例來說明模擬信號路徑中器件的影響。

　　FFT圖顯示了施加上述條件后的電路性能。注意基波看起來有失真，許多諧波也有同樣的失真。失真是由于使放大器輕微過激勵引起的。解決此問題的方法是降低放大器增益。

　　結語

　　解決信號完整性問題可能會花費很多時間，尤其是當工程師沒有工具來解決棘手的問題時。在“竅門箱”中有三種最佳的分析工具：頻域分析工具(FFT)、時域分析工具(示波器照片)和直流分析工具(柱狀圖)。工程師可以用這些工具來識別電源噪聲、外部時鐘源和過激勵放大器失真。